Avaliação do desempenho da arquitetura SRAM 3D utilizando TSV coaxial

O empilhamento 3D de dispositivos lógicos e de memória é essencial para manter a lei de Moore em vigor. Na integração 3D, os dispositivos de memória podem ser empilhados na parte superior dos processadores. A arquitetura de memória 3D baseada em TSV permite a reutilização de chips lógicos com várias camadas de memória. A memória 3D convencional sofre com sobrecarga de velocidade, energia e rendimento devido à grande carga parasítica do TSV e variações PVT entre camadas. Para superar essas limitações, este artigo apresenta o projeto físico de uma arquitetura semi-mestre-escravo (SMS) de SRAM 3D que fornece uma interface lógica-SRAM de carga constante em várias camadas empilhadas e alta tolerância para variações em PVT entre camadas. O esquema SMS é combinado com TSV diferencial auto-sincronizado (STDT), empregando um esquema de rastreamento de carga TSV para obter uma pequena oscilação de tensão TSV para suprimir os sobrecustos de energia e velocidade da comunicação de sinal TSV entre camadas, resultantes de grandes cargas parasíticas TSV em projetos UMCP com camadas empilhadas escaláveis e IO ampla. Isso fornece uma plataforma de capacidade de memória universal.