VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Independently Published
VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Afbeelding van VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Prijzen vanaf

12,54

Uitgelicht

	12,54	Naar shop
	12,54	Naar shop

Beschrijving

Amazon Pages: 178, Paperback, Independently published

Lees meer

Vergelijk aanbieders (2)

Shop

Prijs

Verzendkosten

Totale prijs

12,54

2,49

15,03

Naar shop

2,49

12,54

2,49

15,03

Naar shop

2,49

Beschrijving (1)

Pages: 178, Paperback, Independently published

Lees meer

Productspecificaties

Merk	Independently Published
EAN	9798245494418

Prijzen voor het laatst bijgewerkt op: 14-06-2026, 20:29

-40 %

VLSI Physical Design: From Graph Partitioning to Timing Closure

52,19

Meer informatie Meer info

Independently Published

ADVANCED VLSI ARCHITECTURE and Chip Design ENGINEERING: Digital Circuit Layout Optimization Integrated...

13,62

Vergelijk 2 shops 2 shops

Layout Optimization in VLSI Design

145,00

Meer informatie Meer info

Algorithms and Techniques for VLSI Layout Synthesis

15,48

Meer informatie Meer info

Uitgelichte Keuze

12,54

Naar shop